赵德彬没有被国际二巨头的名头砸晕，反而谨慎地问道：“能介绍一下橙腾电子现在的情况吗？”

凯茜微笑说道：“也没有多坏，橙腾电子也就是去年亏了超过2亿美刀、裁了1000多名员工、关闭了多个办事处而已，至多就是老板你买过来帮忙还个几亿美刀的债，我想他们是非常乐于有你这样一位慷慨的投资人的。”

赵德彬像没事人一样，立刻说道：

“凯茜，我们还是回到明达科技上面来吧。

我认为，你的选择是完全正确的。

我们就是要在一家公司已经出现问题、但还没有亏损太多的时候接手。

不然，还不知道要帮忙还多少钱的债务。

既然想少还债，承担一些风险是正常的，我完全相信你的判断！”

凯茜狡猾地笑着，把橙腾电子的文件放回了文件堆里，继续翻着明达科技的资料，对着赵德彬说道：

“另外，从今年7月开始，丑国的经济就不太景气，直到现在也没有好转迹象。

我认为，这应该与89年的高利率、储蓄和贷款危机以及Middle East的战局有关，极大概率会引发一轮经济衰退。

在这种情况下，EDA行业会受到比较大的影响。

说实话，短期之内，我对EDA行业的预期并不乐观。

事实上，现在很多EDA公司的经营状况都不是很好。

我认为，老板你在这个时候入股EDA公司，短线来看，很有可能会面临亏损。

从个人角度出发，我是非常不赞同你近期投资EDA行业。

另外，您给我的筛选条件，尤其令我感到匪夷所思，就好像你一点也不担心入股的公司会继续亏损下去似的。

老板，你能否解答我的疑问，为什么你这么急于入股EDA公司呢？还是一家财务状况堪忧的公司？”

本章是5月15号的，5月16号正常更新。

注释一：

DC综合（Design Compiler Synthesis）和PT时序（Prime Time Timing Analysis）都是EDA工具中的一部分，用于数字电路设计中的综合和时序分析。

DC综合是将RTL描述的电路转换为门级网表的过程，通过对电路进行逻辑优化和约束处理，生成高质量的门级网表。DC综合还可以进行等效性检查、时序分析、面积估算、功耗优化等操作，以满足设计需求。

PT时序分析是对电路时序进行分析，包括路径延迟、时钟到达时间、数据保持时间等，以保证电路能够在指定的时钟频率下正常运行。PT时序分析需要考虑多种因素，如时钟抖动、布线延迟、温度变化等，以提高时序分析的准确性。

一般来说，DC综合和PT时序是结合使用的。在DC综合过程中，需要给出电路约束条件，并且生成可供PT时序分析使用的门级网表。PT时序分析可以验证电路是否符合时序要求，并且对电路进行时序优化，以提高电路性能。